Übersicht Labore

Die folgenden Laborveranstaltungen ergänzen die datentechnischen Vorlesungen der Fakultät Elektrotechnik. Nähere Informationen und Materialien etc. liefert die jeweilige Seite der Veranstaltung.

Bitte tragen Sie sich bis 5.03.2020 in der ePV und in der Liste am schwarzen Brett (links neben Dekanat) für die Laborveranstaltungen ein!

Labor Datentechnik / Labor für Datentechnik I (semestral, 2 SWS)

- wird ab SS 2020 von Herrn Prof. Dr. Büsching gehalten.

Pflichtveranstaltung für alle Bachelor-Studierenden der Studienrichtungen IT des Studiengangs EIT(iP), der Vertiefungsrichtung KS des Studiengangs Informationstechnik und Kommunikationssysteme (IKS) und für alle Diplomstudiengänge.

Vertiefungsfach für Bachelor-Studierenden der Vertiefungsrichtung IT des Studiengangs Informationstechnik und Kommunikationssysteme (IKS)

Wahlpflichtveranstaltung für alle anderen.

 

Achtung: Einführungsveranstaltung und 1. Termin am Dienstag, 10.03.2020, um 14.15 Uhr

 
Ältere Bezeichnungen: Labor für Mikrocomputertechnik I (anderer Umfang)
Schwerpunkte: Assemblerprogrammierung (x86), PLD und FPGA, Logikanalyse
Das Labor für Datentechnik  gehört zur Veranstaltung Rechnerarchitekturen, benötigt aber die Inhalte dieser Vorlesung und läuft deshalb ein Semester später.
   
Labor Design Digitaler Systeme / Labor für Datentechnik II (jährlich im SS, 2 SWS) 

Pflichtveranstaltung für alle Bachelor-Studierenden der Studienrichtungen IT des Studiengangs EIT(iP), der Vertiefungsrichtung KS des Studiengangs Informationstechnik und Kommunikationssysteme (IKS) und für alle Studierenden des Studiengangs Telekommunikation (Diplom). Wahlpflichtveranstaltung für alle anderen.

 

Achtung: Gruppeneinteilung und Terminbesprechung in der 1. VL Design Digitaler Systeme am Donnerstag, 05.03.2020, um 14.15 Uhr, auch für Nur-Laborteilnehmer!

   
Schwerpunkte: VHDL-Projekt: Embedded System mit FPGA
Das Labor Design Digitaler Systeme vertieft die Themen des Labors Datentechnik und der parallel laufenden Veranstaltung Design Digitaler Systeme, insbesondere im Bereich VHDL-Programmierung.